Computation acceleration on SGI RASC: FPGA based reconfigurable computing hardware

• Autorzy: Jamro E. , Janiszewski M. , Machaczek K. , Russek P. , Wiatr K. , Wielgosz M.

Warianty tytułu

PL

Akceleracja obliczeń na platformie SGI RASC: module obliczeń za pomocą logiki rekonfigurowalnej

• Języki publikacji: EN

Abstrakty

EN

In this paper a novel method of computation using FPGA technology is presented. In several cases this method provides a calculations speedup with respcct to the General Purpose Processors (GPP). The main concept of this approach is based on such a design of computing hardware architecture to fit algorithm dataflow and best utilize well known computing techniques as pipelining and parallelism. Configurable hardware is used as a implementation platform for custom designed hardware. Paper will present implementation results of algorithms those are used in such areas as cryptography, data analysis and scientific computation. The other promising areas of new technology utilization will also be mentioned, bioinformatics for instance. Mentioned algorithms were designed, tested and implemented on SGI RASC platform. RASC module is a part of Cyfronet's SGI Altix 4700 SMP system. We will also present RASC modern architecture. In principle it consists of FPGA chips and very fast, 128-bit wide local memory. Design tools avaliable for designers will also be presented.

PL

Autorzy prezentują nową metodę prowadzenia obliczeń wielkiej skali, opartą na układach FPGA. W szczególnych przypadkach jej zastosowanie prowadzi do skrócenia czasu obliczeń. Podstawą metody jest prowadzenie obliczeń za pomocą architektur obliczeniowych projektowanych dla danego algorytmu. Ponieważ architektura stworzona została specjalnie dla zadanego algorytmu, lepiej wykorzystuje możliwości równoległej i potokowej realizacji obliczeń. Jako platformę realizacji architektur dedykowanych zastosowano układy rekonfigurowalne. Artykuł prezentuje także wyniki zastosowania wspomnianej techniki w takich obszarach, jak kryptografia, analiza danych i obliczenia naukowe podwójnej precyzji. Wskazano również na inne dziedziny nauki, gdzie opisywana technika jest z powodzeniem stosowana (np.: bioinformatyka). Zrealizowane algorytmy były uruchomione i przetestowane na zainstalowanym w ACK Cyfronet AGH module SGI RASC, będącym częścią systemu SMP Al-tix 4700. Przedstawiono architekturę zastosowanego modułu RASC oraz narzędzia i metody projektowania dostępne dla programistów.

Słowa kluczowe

EN

custom computing; single-purpose processors; FPGA; high performance computing; SGI RASC

PL

sprzętowa akceleracja obliczeń; procesory dedykowane; FPGA; obliczenia wielkiej skali; SGI RASC

• Wydawca: Wydawnictwa AGH
• Czasopismo: Computer Science
• Rocznik: 2008
• Tom: Vol. 9
• Strony: 21--34
• Opis fizyczny: Bibliogr. 16 poz., rys., tab.

Twórcy

autor

Jamro E.

• ACC "Cyfronet" AGH, Dept. of Electronics AGH, University of Science and Technology, Krakow, Poland

autor

Janiszewski M.

• ACC "Cyfronet" AGH, University of Science and Technology, Krakow, Poland

autor

Machaczek K.

• ACC "Cyfronet" AGH, University of Science and Technology, Krakow, Poland

autor

Russek P.

• ACC "Cyfronet" AGH, Dept. of Electronics AGH, University of Science and Technology, Krakow, Poland

autor

Wiatr K.

• ACC "Cyfronet" AGH, Dept. of Electronics AGH, University of Science and Technology, Krakow, Poland

autor

Wielgosz M.

• ACC "Cyfronet" AGH, Dept. of Electronics AGH, University of Science and Technology, Krakow, Poland

Bibliografia

• [1] Bloom B. H.: Space/time trade-offs in hash coding with allowable errors. Commun. ACM, 13(7), pp. 422-426, 1970
• [2] Dongarra J. J., Du Croz J., Hammarling S., Duff L S.: A set of level 3 basic linear algebra subprograms. ACM Trans. Mat h. Softw., 16(1), pp. 1-17, 1990
• [3] Doss C. C., Riley R. L. Jr.: Fpga-based implementation of a robust ieee-754 ex-ponential unit. In FCCM '04: Proceedings of the 12th Annual IEEE Symposium on Field-Programmable Custom Computing Machines, pp. 229-238, Washington, DC, USA, 2004. IEEE Computer Society
• [4] Faria D. B., Cheriton D. R.: Dos and authentication in wireless public access net-works. In WiSE '02: Proceedings of the Ist ACM workshop on wireless security, pp. 47-56, New York, NY, USA, 2002. ACM
• [5] Silicon Graphics. SgiR rasct rcl00 blade, dramatic application speed-up with next generation reconfigurable compute technology. http://www.sgi.com
• [6] Harris B., Jacob A. C., Lancaster J. M., Buhler J., Chamberlain R. D.: A banded smith-waterman fpga accelerator for mercury blastp. International Conference on Field Programmable Logic and Applications, 2007, FPL 2007, pp. 765-769, 27-29 Aug. 2007
• [7] He C., Lu M., Sun C.: Accelerating seismic migration using fpga-based coprocessor platform. In FCCM '04: Proceedings of the 12th Annual IEEE Symposium on Field-Programmable Custom Computing Machines, pp. 207-216, Washington, DC, USA, 2004. IEEE Computer Society
• [8] Jamro E., Wiatr K., Wielgosz M.: Fpga implementation of 64-bit exponential function for hpc. International Conference on Field Programmable Logic and Applications, 2007, FPL 2007, pp. 718-721, 27-29 Aug. 2007
• [9] Wielgosz M., Piteron M., Jamro E., Russek P., Wiatr K.: Two electron integrals calculation accelerated with double precision exp() hardware module. Reconfigurable Systems Summer Institute, RSSI proceedings, July 2007
• [10] Montgomery P. L.: Modular multiplication without trivial division. Mathematics of Computation, pp. 519-521, 1985
• [11] Prasanna V.K.: Energy-efficient computations on fpgas. J. Supercomput., 32(2), pp. 139-162, 2005
• [12] Federal Information Processing. Fips pub 197, advanced encryption standard (aes), November 2001
• [13] Rivest R. L., Shamir A., Adelman L. M.: A method for obtaining digital signatures and public-key cryptosystems. Technical Report MIT/LCS/TM-82, 1977
• [14] Wiatr K., Russek P.: Dedicated architecture for double precision matrix multiplication in supercomputing environment. IEEE Workshop on Design and Diagnostics of Electronic Circuits and Systems, Cracow, April 2007
• [15] Xilinx. Virtex-Ą User Guide. http://www.xilinx.com, 2007
• [16] Zhang P., Tan G., Gao G. R,.: Implementation of the smith-waterman algorithm on a reconfigurable supercomputing platform. In HPRCTA '07: Proceedings of the 1st International workshop on High-performance reconfigurable Computing technology and applications, pp. 39-48, New York, NY, USA, 2007. ACM